

# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

04-207084

(43) Date of publication of application: 29.07.1992

(51)Int.CI.

H01L 29/788 H01L 27/105

H01L 29/792

(21)Application number : **02-339759** 

(71)Applicant: SHARP CORP

(22)Date of filing:

30.11.1990


(72)Inventor: YAMAUCHI YOSHIMITSU

TANAKA KENICHI SAKIYAMA KEIZO

## (54) NON-VOLATILE RANDOM ACCESS MEMORY

(57)Abstract:

PURPOSE: To enable an impurities ion implantation pattern to be reduced and a cell to be highly integrated by forming a layout of a tunnel oxide film at an edge part of an impurities ion impregnation pattern for forming a source region of an EEPROM in self-aligned manner. CONSTITUTION: A mask for ion implantation 13 with a window for ion implantation H is formed on a semiconductor substrate 1 with a gate oxide film 12 and an impurities ion is implanted into a surface layer of the semiconductor substrate 1 at a lower part of the window region through this window H and the gate oxide film 12. Then, by performing etching through the window for ion implantation, the oxide film 12 of the semiconductor substrate 1 is eliminated by



etching and an opening-shaped substrate exposed part 15 which is wider than the window H is formed and then a central part 16 corresponding to the impurities ion implantation region is oxidized by performing oxidation treatment to this substrate exposure part 15 and a virtually non-oxide selective oxide layer is formed at a peripheral part 17. Then, the semiconductor substrate 1 is subjected to heat treatment, thus forming an impurities diffusion region S. After this, the nonoxidized part 17 of the selective oxidation layer is washed and then oxidation treatment is performed, thus obtaining a tunnel oxide film 2. A thin tunnel oxide film can be formed in self-aligned manner.

## 9日本国特許庁(JP)

(1) 特許出願公開

## ◎ 公 開 特 許 公 報 (A) 平4−207084

®Int. Cl. ³

識別記号

庁内整理番号

❸公開 平成4年(1992)7月29日

H 01 L 29/788 27/105 29/792

7514-4M H 01 L 29/78-8831-4M 27/10

441

審査請求 未請求 請求項の数 1

の数 1 (全5頁)

❷発明の名称

不揮発性ランダムアクセスメモリ

**到特 願 平2-339759** 

②出 願 平2(1990)11月30日

@発明者 山

拜 光

大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社

内

@発明者田

<del>201</del> -

大阪府大阪市阿倍野区長池町22番22号

シヤーブ株式会社

63% m + 4

大阪市大阪市产品到**区区记录记**号

\_\_\_\_

**7**0発明者 崎山

惠 三

大阪府大阪市阿倍野区長池町22番22号

シヤープ株式会社

内

勿出 願 人 シ

シャープ株式会社

**13**代 理·人 弁理士 野河 信太郎

内

大阪府大阪市阿倍野区長池町22番22号

### 明細音

### 1. 発明の名称

不揮発性ランダムアクセスメモリ

### 2. 特許請求の範囲

1. トンネル酸化膜及びフローティングゲート を有してなるEEPROMとこのEEPROMに リンクしで構成されたDRAMを基板上に育する 不揮発性半導体記憶装置からなり、

隣り合うEEPROM間に選択的に形成された 無酸化度両端に自己整合的に両EEPROMのト ンネル領域が設定され、かつこのトンネル領域が 上記EEPROMのソース領域形成に用いられる 不純物イオン注入パターンに端郎に位置してなる 不揮発性ランダムアクセスメモリ

### 3. 発明の詳細な説明

### (イ)産業上の利用分野

この発明は、不揮発性ランダムアクセスメモリに関する。更に詳しくは、EEPROMとDRAMとを組み合わせ構成してなる不揮発性のランダムアクセスメモリに関する。

## (ロ) 従来の技術

最近、ランダムアクセスできる不揮発性の半導体装置として、EEPROMとDRAMを組み合わせたいわゆる不揮発性ランダムアクセスメモリが注目を集めている。

かかる不揮発性ランダムアクセスメモリ(以下、NV-DRAM)は、EEPROMとSRAMとを組み合わせた従来の不揮発性装置に比して、そのセルサイズが輸小化されたものであり、高集費化を可能にするものである。

かかるNV-DRAMの代表例を第6図に示した。図に示すように、NV-DRAMは、半導体 基板1上にEEPROMを構成するPLOTOX 構造のトランジスタMTと、DRAMを構成する MOSトランジスタTi及びTiを形成してなる。 図中、2iはトンホル酸化質、3はフローティン グゲート、4はセレクトゲート、5はリコールゲート、6はコントロールゲートを各々示し、7は ピットライン、8はDRAMの電荷蓄積ノードと なるポリシリコン層を各々示すものである。かか るNV-DRAMの等価回路を第7図に示した。 (ハ)発明が解決しようとする課題

かかる従来のNV-DRAMにおいて、上記トンネル酸化譲は、EEPROMのソース領域S形成のためのイオン注入後に、フォトリソグラフィによるトンネル酸化度領域のパターニングを介して形成されていた。

従って、従来のトンネル酸化度は、第2図に示すように、ソース領域形成用の不純物イオン注入パターン10内でかつNV-DRAMの活性領域 9内に位置するようにレイアウトされていた。

すなわち、従来のNV-DRAMのトンネル酸化質のレイアウトにおいては、不純物イオン注入パターン10内に質トンネル酸化度が含まれるように配置されるという割約があった。そして、これに加え、トンネル酸化質の形成領域がフォトリソグラフィによって形成されるため、その大きさや幅の縮小化にも限度があり、そのため、NV-DRAMの縮小化、高集積化の障害となっていた。この発明は、かかる状況下なされたものであり、

かかるトンネル酸化膜の形成は、(a) ゲート酸 化膜を有する半導体基板上にイオン注入用窓を有 するイオン注入用マスクを形成する工程、(b)上 記イオン注入用窓及びゲート酸化膜を選じて、紋 窓領域下方の半導体基板表層に不純物イオンを注 入する工程、(c)上記イオン注入用窓を渡じてエッ チングすることにより半導体器板のゲート酸化膜 をエッチング除去して上記窓よりも幅広の開口状 の基板露出年を形成する工程、(d)上記基板寫出 都を酸化処理に付すことにより、上記不純物イオ ン注入領域に対応する中央部が酸化されその周辺 部が実質的に非酸化の選択酸化層を形成する工程、 (a) 上記 半導体基板を熱処理して不純物拡散領域 を形成する工程、(f)上記選択酸化層の非酸化部・ 位を洗浄した後、当該非酸化郵位を酸化処理して トンネル酸化膜を得る工程、により行うことがで きる。すなわち、熱酸化時に不純物ドープされた。 半導体郵位に酸化腹が選択的に形成される点を利 用して、薄いトンネル酸化膜の形成を自己整合的 に行うことにより実現できる。

NV-DRAMのさらなる館小化、高集積化を可能とする構造を提供しようとするものである。

#### (二) 健康を認決するための手段

かくしてこの発明によれば、トンネル酸化膜及びフローティングゲートを有してなるEEPROMとこのEEPROMにリンクして構成されたDRAMを基板上に有する不揮発性半導体記憶装置からなり、隣り合うEEPROM間に選択的に形成された無敏化膜両端に自己整合的に両EEPROMのトンネル領域が上記EEPROMのソース領域形成に用いられる不純物イオン注入パターンに幾部に位置してなる不揮発性ランダムアクセスメモリが提供される。

この発明は、トンネル酸化腐のレイアウトを、 EEPROMのソース領域形成用の不鈍物イオン 注入パターンの端部に自己整合的に形成するよう に構成することにより、上紀不純物イオン注入パ ターンの糖小化を可能とし、それによりセルの高 集積化を実現したものである。

### (ホ)作用

トンネル酸化腹が、第1図に示すごとく不純物イオン注入パターンの端部に形成されているため、トンネル領域形成用のマスクアライメント余裕をにとることなく、また、となりあうEEPROMのトンネル領域を1つのパターンで形成できるため、該EEPROM間の距離を短くすることができる。そして、一つの帯状の不純物イオン注入パターンで対称にかつアレイ状に多数のNV-DRAMの集積度の向上を可能とする。さらに、トンネル酸化腹が自己整合的に形成できるため、さらなるセルサイズ縮小も可能となる。

### (へ)実施例

以下、図に示す実施例に従って、この発明の不 揮発性ランダムアクセスメモリ及びその製法につ いて詳様する。

第3図は、この角明の不揮発性ラングムアクセスメモリ(NV-DRAM)の一素子の構成説明図である。図に示すごとく、この発明のNV-D

RAMは、P型シリコン半導体基板 「上に、トンネル酸化膜 2 及びフローティング 3 を有する F し O T O X 構造のトランジスタMT(EEPROM)と、セレクトゲート 4 を有するトランジスタ T。(DRAM)とリコールゲート 5 を育するトランジスタ T。を形成してなる。そして、トランジスタ M T 及び T。を復うように N P(ノードポイント)から電荷書積用のポリシリコン層 8 が形成され、さらにその上にコントロールゲート 6 が形成されてなる。なお、各ゲート及びポリシリコン層は、関電体層及び絶縁層で隔離されており、等価回路は第7回と同じである。

ここで、トラングスタMTにおけるソース領域 Sは、半導体基板 I への不純物イオン注入及びそ の後の熱拡散により形成されたものであり、不純 物イオン注入パターンは図中A-A間で示される。 そして、トンネル酸化膜 2 は、このパターンの外 倒で按パターンに隣接した位置に配置されてなる。 かかるトンネル酸化膜領域を含むレイアウトを第 4 図に示した。図中、1 1 はピットコンタクト、

ーンH並びにゲート絶縁膜12を介してイオン注 人により、基板1の表層に不純物イオン(例えば、 B゚イオン)が注入される。この不純物イオンは、 N型でもP型でもよく基板の導電型を考慮して決 定される。このようにして形成された注入部位 14の幅は、パターンHの幅と略問程度である。

次いでこのパターンHを選じてまず、異方性エッチング(イオンエッチング)、続いて等方性エッチング(RIE)によってゲート酸化膜 6 のエッチングがなされる(第 5 図 b)。これにより、ゲート酸化膜 1 2 には、パターンHの開口寸法よりも幅広の基板雰出部 1 5 が形成される。この実施例においては、増加幅は、約0.1μαである。

このようにして、基板製出部15を形成した後、 基板を無酸化条件に付す。無酸化は、例えば、低 進ドライ酸化法により700℃以下の湿度下で行 うごとができる。かかる無酸化により、基板表面、 ことに露出部に無酸化層が形成されるが、その形 成は中央の不純物ドープ部上に選択的になされ、 周辺部17上は実質的に酸化層は形成されない(第 9はNV-DRAMの活性領域を示し、トンネル 酸化膜領域はこの活性領域内に位置するが、不純 物イオン注入パターン 10の緒部に自己整合的に 位置づけされている。

なお、この図においては、一つのNV-DRA Mしか示していないが、この実施例においてはソース領域Sを対称として左右に同様なNV-DR A Mが形成されており、さらに、不純物注入パターンは第4図の上下方向に延設され、それを中心として多数のNV-DR A Mがアレイ状に配置されている。

かかるNV-DRAMの製法について第5図を参照して以下説明する。

まず、第5図aに示すごとくP型シリコン半導体基板1上にゲート酸化限12(製厚約300μa)が形成され、その上にレジスト13が形成され、このレジスト13の所定の部位に、フォトリソグラフィによって所定の大きさのイオン注入用パターン日が形成される。

次いでこのレジストし3をマスクとして、パタ

5 図 c)。この実施例においては、中央部には厚み約200人の酸化層16が形成され、周辺部にはせいぜい測定限界以下(20人以下)の酸化分子層が形成される程度である。

次いで、上記周辺部17をエッチング洗浄した後、アニーリング用の無処理(約900℃)を行うことにより、不純物ドープ部の不純物を無拡散された不純物拡散領域すがわちソース領域Sを影成する(第5図d)。この後、基板を再び無酸化する(第5図d)。この後、基板を再び急を化から、第5図eに示すごとく、厚み約80人のトンネル酸化度2は、第5図bの周辺部17の幅と同程度の細幅でリングラフィ等による従来のトンネル酸化度に比して者しく小面積のものである。

このようにして、トンネル酸化膜2を自己整合 的に形成した後、公知の方法によって、第5図1 に示されるようにポリシリコンからなるフローティ ングゲート3、セレクトゲート4、リコールゲー

## 特開平4-207084(4)

ト5並びにセレクトゲート及びリコールゲート用 の拡散領域の形成等がなされる。

そして、さらに、酸化シリコンや窒化シリコン等からなる分離用誘電体験や層間絶縁襲の形成並びに電荷蓄積用ポリシリコン層の形成、コントロールゲートの形成、メタル配線の形成等を行うことにより、第3図示すごときこの発明のNVーDRAMが得られる。例えば、かかる方法により、ゲート幅 0.6μπ、セル領域 10.8μπ の著しく簡小化されたNVーDRAMが得られることが確認されている。

### (ト)発明の効果

この発明のNV-DRAMによれば、トンネル 酸化度の領域に規制されずにEEPROMの不純 物注入領域を設定することができ、しかもトンネ ル酸化膜自体も自己整合的かつ微細に形成できる。 従って、NV-DRAMのセルサイズの額小化を 実現でき、さらなる高景積化の点でその技術的価 値は極めて大なるものである。

### 4. 図面の簡単な説明

16……酸化層、17……周辺部。

代理人 弁理士 野河 信太郎

第1図はこの発明のNV-DRAMのレイアウト構成の概念図、第2図は従来のNV-DRAM 第1図対応図、第3図は、この発明の一実施例の NV-DRAMの構成説明図、第4図は、同じく レイアウト図、第5図は、第3図に示したNV-DRAMの製造工程図、第6図は、従来のNV-DRAMの基本構造を示す構成説明図、第7図は NV-DRAMの等価回路図である。

1 ……P型シリコン半導体基板、

2, 2 a ……トンネル酸化膜、

3……フローティングゲート、

4……セレクトゲート、5……リコールゲート、

6 ……コントロールゲート、

7……ピットライン、8……ポリシリコン層、


10……不純物イオン注入パターン、


11……ビットコンタクト、

12……ゲート酸化膜、13……レジスト、

14……往入部位、15……基板露出部、

### 1年 1 120





## 特開平4-207084(5)

